FEA模拟助力高速连接器设计的信号完整性

近年来，随著高速数字化通讯时代的到来，各行业高速信号软、硬体快速发展，使其工作的频率与频宽越来越高，所以整体对连接器元件的性能要求也更加严苛，再加上连接器件小型化的设计趋势，连接器在信号传输完整性上面临很大的挑战。

一、高速连接器信号完整性的基础理论

在整体机构缩小化及高频化的条件下，将会引发的信号完整性的问题需要引起特别重视，如特性阻抗（Impedance）、插入损耗（Insertion Loss）、返回损耗（Return Loss）、串扰（Crosstalk）等，其中又以特性阻抗及串扰对连接器的讯号完整性影响最大。

在信号完整性上通常使用S参数（Scattering－parameter）作为描述互连的宽带高频行為的标準格式。S参数是描述标準波形如何从互连或被测元件散射出去的一种格式。

图 1： 标准波形输入DUT散射情况， 传输波形S21表示插入损耗（Insertion Loss），反射波形S11表示返回损耗（Return Loss）．

二、影响高速连接器信号完整性的关键因素

通常，影响高速连接器的信号完整性的因素有：设计空间、传输速率、信号损耗等。而不同的PCB Layout设计跟这些因素息息相关，从而对整体信号完整性起着关键性的影响。在不同的PCB Layout设计下，连接器所呈现出的高频特性都会有所差异。

目前，标准高速连接器已有完整的架构及规范来依循，工程师更多只需在该架构下对设计进行调整来满足规范要求的高频条件即可，若是客制化的产品，需求则不同。Greenconn在高速连接器的开发上一直以定制化为主，一般情况下客户只会提供设计空间、所需的传输速率，很多时候甚至对信号损耗的要求不确定，这就需要针对不同的PCB Layout反复调整设计方案。因此，工程师往往会借助FEA模拟来辅助高速连接器设计，确保信号完整性。

图2： Greenconn 1．27mm高速板对板和线对板连接器采用双触点弹簧端子设计，具有高抗震性，信号传输速率高达4GBits

三、FEA模拟如何辅助高速连接器设计

Greenconn在高速连接器的客制化开发中，通过应力及高频FEA模拟不断调整机构设计以满足客户需求，最终将产品的高频特性实测与模拟的进行对比，确认其模拟的有效性，并多次对比以累积经验，持续提升模拟的确确性。具体分为如下几步：

通过FEA插拔模拟后可得到该连接器的插拔力数据，从而判断该机构设计是否符合需求，并且可从FEA的模拟结果中导出连接器对插之后端子的变形状态。经过多次的验证得知，只要材料的参数及FEA模拟的条件设定正确，其得出的插拔力结果及端子的变形状态非常接近实际值。

图 3： Greenconn通过多次高速连接器FEA插拔模拟，获取接近实际的插拔力数据及端子的应变状态。

将FEA模拟导出的端子变形状态加上PCB重新绘制3D模型，将绘制好的模型导入到高频FEA软件中，并对模型进行参数设置以及给予讯号后即可进行高频模拟。

通过不断反覆的调整设计及模拟之后，获得符合客户所需求的S参数。四项高频条件分别为特性阻抗（Impedance）、插入损耗（Insertion Loss）、返回损耗（Return Loss）、近端和远端串扰（NEXT and FEXT）。

随着传输的时钟频率越高所产生的信号完整性问题就越严重，对连接器的设计考验也就越严苛。在高频原理上，特性阻抗越匹配就越能减少信号完整性问题的发生，但在空间机构的限制下会使连接器接触端子的形状越不规则，导致连接器要匹配到高频传输的特性阻抗难度较大，尤其PCB Layout的设计对信号完整性的影响很大。因此，客制化的高速连接器的开发，通过借助FEA模拟可以获得更精准参考，以保障信号完整性，满足设备所需的高速传输要求，并有效避免资源浪费，节省成本。

原文标题 ： 高速连接器设计的信号完整性